

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10049368 A

(43) Date of publication of application: 20.02.98

(51) Int. CI

G06F 9/32

(21) Application number: 08200847

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 30.07.96

(72) Inventor:

YAMADA AKIRA YOSHIDA TOYOHIKO

KENGAKU TOORU


(54) MICROPORCESSOR HAVING CONDITION **EXECUTION INSTRUCTION**

(57) Abstract:

PROBLEM TO BE SOLVED: To decrease the number of bits in an execution condition field against the condition number by executing an instruction when the coincidence is confirmed between the decoding result of an execution condition code part and the condition that is set by a general-purpose flag.

SOLUTION: An execution condition decoding part 401 extracts an execution condition field of an instruction and decodes the value of extracted three bits into the data corresponding to an execution control flag. If the value of three bits are equal to '000', the relevant code shows that it always executes the instructions. Thereby, the data are outputted to show that the execution control flag is ignored. An execution condition decision part 402 compares these data with the execution control flag. In such cases, the execution control flag is ignored and therefore the part 402 instructs an execution control part 403 to execute the relevant instruction. In response to this instruction, the part 403 outputs a control signal to a memory unit or an integer arithmetic unit.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-49368

(43)公開日 平成10年(1998) 2月20日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 9/32

320

G06F 9/32

320F

審査請求 未請求 請求項の数4 OL (全 18 頁)

(21)出願番号

特顯平8-200847

(22)出願日

平成8年(1996)7月30日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 山田 朗

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 吉田 豊彦

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 見学 徹

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 田澤 博昭 (外2名)

(54) 【発明の名称】 条件実行命令を有するマイクロプロセッサ

(57)【要約】

【課題】 命令フォーマット中の実行条件フィールドの ビット数が多い。

【解決手段】 命令における実行条件フィールドは、命令を実行することを示す汎用フラグの条件がエンコードされた値を有する。命令デコードユニット2は、実行条件フィールド105の値をデコードする実行条件デコード部401と、実行条件デコード部401と、実行条件デコード部401と、合致しているか否か判定し、合致していた場合に命令を実行することに決定する実行条件判定部402とを備える。



【特許請求の範囲】

【請求項1】 実行条件フィールドおよび演算フィール ドを含む命令をデコードする命令デコーダと、命令の実 行を制御する情報が設定されるレジスタであって条件が 設定される汎用フラグを含む制御レジスタと、前記命令 デコーダの出力に従って命令を実行する命令実行部とを 備えた条件実行命令を有するマイクロプロセッサにおい て、前記実行条件フィールドは、命令を実行することを 示す前記汎用フラグの条件がエンコードされた値を有す るものであり、前記命令デコーダは、前記実行条件フィ ールドの値をデコードする実行条件デコード部と、前記 実行条件デコード部のデコード結果と前記汎用フラグに よる条件とが合致しているか否か判定し、合致していた 場合に命令を実行することに決定する実行条件判定部と を備えたことを特徴とする条件実行命令を有するマイク ロプロセッサ。

【請求項2】 実行条件フィールドは、条件実行の判定に用いられる汎用フラグの全ての組み合わせを表現するビット数よりも少ないビット長を有し、実行条件デコード部は、前記ビット長のエンコード値をデコードすることを特徴とする請求項1記載の条件実行命令を有するマイクロプロセッサ。

【請求項3】 実行条件フィールドおよび演算フィール ドを含む命令をデコードする命令デコーダと、命令の実 行を制御する情報が設定されるレジスタであって条件が 設定される汎用フラグを含む制御レジスタと、データを 記憶する汎用レジスタと、前記命令デコーダの出力に従 って命令を実行する命令実行部とを備えた条件実行命令 を有するマイクロプロセッサにおいて、前記実行条件フ ィールドは、命令を実行することを示す前記汎用フラグ の条件が設定された前記汎用レジスタ中のレジスタを指 定する値を有するものであり、前記命令デコーダは、前 記実行条件フィールドで指定されたレジスタを参照する レジスタ参照部と、前記レジスタ参照部が参照したレジ スタに設定されている条件と前記汎用フラグによる条件 とが合致しているか否か判定し、合致していた場合に命 令を実行することに決定する実行条件判定部とを備えた ことを特徴とする条件実行命令を有するマイクロプロセ ッサ。

【請求項4】 命令デコーダは、1つの実行条件フィールド、1つの命令選択条件フィールドおよび複数の演算フィールドを含む命令をデコードし、命令実行部は、複数の演算回路を有し、前記命令デコーダは、さらに、前記命令選択条件フィールドの設定値に応じて前記複数の演算フィールドによる操作を行うか否か定める実行制御部を備えたことを特徴とする請求項1から請求項3のうちのいずれか1項記載の条件実行命令を有するマイクロプロセッサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、命令の一部に含まれる実行条件フィールドを用いて命令の実行を制御する条件実行命令を有するマイクロプロセッサに関するものである。

[0002]

【従来の技術】マイクロプロセッサにおけるパイプライン実行の分岐のペナルティを低減してマイクロプロセッサの性能を向上させるために、条件実行や投機実行などの手法がある。図16は例えばVLSIテクノロジー社10の「ARM (ACORN RISC MACHINE)ファミリーデータマニュアル(1990年)」、2-29頁に示された従来のRISCマイクロプロセッサの命令フォーマットの一例を示す説明図である。図に示すように、このマイクロプロセッサにおける条件実行命令は、4ビットの実行条件フィールドを有する。マイクロプロセッサのネガテイブフラグ(N)、ゼロフラグ(Z)、キャリーフラグ(C)およびオーバフローフラグ(V)の各状態と実行条件フィールドの一致/不一致に応じて、命令が実行されるか否か決定される。

20 【0003】しかし、条件実行の判定に用いられる各フラグは、特定の命令によってのみ設定される専用フラグである。そのために、このようなマイクロプロセッサにおいては、条件実行の範囲が制限される。

【0004】図17は特開平7-182165号公報に示された従来の他のマイクロプロセッサの命令フォーマット300を示す説明図である。図において、301は実行条件が設定される実行条件フィールド、302は操作部分である演算フィールドである。実行条件フィールド301において、303,304はマイクロプロセッサの内部のフラグ#0に関連するCv0ビット、Cd0ビット、305,306はマイクロプロセッサの内部のフラグ#1に関連するCv1ビット、Cd1ビット、307,308はマイクロプロセッサの内部のフラグ#2に関連するCv2ビット、Cd2ビットである。

【0005】図18はCv ビットおよびCd ビットとそれらが表す意味との関係を示す説明図である。図18において、Cv ビットは、Cv0ビット303、Cv1ビット305およびCv2ビット307を代表している。Cd ビットは、Cd0ビット304、Cd1ビット306およびC40ピット308を代表している。図18に示すように、実行条件フィールド301におけるCv0ビット303およびCd0ビット304がともに「1」に設定されている場合には、フラグ#0が真の状態にあるときに命令が実行されうる条件が成立する。Cv0ビット303が「1」に設定されていてCd0ビット304が「0」に設定されている場合には、フラグ#0が偽の状態にあるときに命令が実行されうる条件が成立する。Cv0ビット303が「0」に設定されている場合には、フラグ#0が成立する。

50 【0006】Cv1ビット305およびCd1ビット306

とフラグ#1とについても、図18に示された関係によって、命令が実行されうる条件が成立しているかどうか判断される。Cv2ビット307およびCd2ビット308とフラグ#2とについても、図18に示された関係によって、命令が実行されうる条件が成立しているかどうか判断される。なお、Cvビットの値に応じて、真または偽の判断がなされるのか、それとも判断がなされないかが決まるので、Cvビットは、条件の有効性を判断するためのビットである。また、Cdビットの値に応じて、真であるか偽であるかの判断がなされるので、Cdビットは、値が判断されるビットである。

【0007】次に動作について説明する。マイクロプロセッサは、命令フォーマット300における実行条件フィールド301の設定状態に応じて、演算フィールド302が示す命令を実行するかどうか制御する。例えば、実行条件フィールド301の設定値が「111111」であった場合には、マイクロプロセッサは、フラグ#0,#1,#2が全て真であったときに、演算フィールド302が示す命令を実行する。

[0008] 750/40, 41, 42 67トで表されているときには、例えば、真は「1」に対応 し、偽は「0」に対応する。特開平7-182165号 公報に示されたマイクロプロセッサでは、フラグ#0, #1, #2をそれぞれ2ビットで表し、真、偽および未 定の3状態を表現する。例えば、フラグ#0,#1,# 2中に状態が未定のものがあった場合には、その他の条 件が成立していれば、演算フィールド302が示す命令 が実行される。そして、実行結果が、一般のレジスタフ アイルとは異なるシャドウレジスタファイルに書き込ま れる。全ての条件が成立した場合には、その時点で、シ ャドウレジスタファイルの内容がレジスタファイルに書 き込まれる。このようにして、投機実行が実現されてい る。また、特開平7-182165号公報には、条件数 を増やすために、フラグ数がm個 (m>3) の場合も示 されている。

[0009]

【発明が解決しようとする課題】従来の条件実行命令を有するマイクロプロセッサは以上のように構成されているので、条件実行の範囲は拡大されるものの、例えば3つのフラグに対して6ビットの実行条件フィールド301が必要とされる。よって、命令フォーマット300中の実行条件フィールド301のビット数が多いという課題があった。

【0010】この発明は上記のような課題を解決するためになされたもので、条件数に対する実行条件フィールドのビット数を低減できる条件実行命令を有するマイクロプロセッサを得ることを目的とする。なお、特開平2-22873号公報には、分岐命令やジャンプ命令を行うか否か判断するための条件のエンコード値がレジスタに設定され、分岐命令やジャンプ命令を行うか否か判断

するための値としてデコード値がレジスタから出力されるものが開示されている。しかし、特開平2-22873号公報には、命令中の実行条件フィールドの構成に関して何等言及されていない。

[0011]

【課題を解決するための手段】請求項1記載の発明に係る条件実行命令を有するマイクロプロセッサは、命令における実行条件フィールドが、命令を実行することを示す汎用フラグの条件がエンコードされた値を有するものであり、命令デコーダが、実行条件フィールドの値をデコードする実行条件デコード部と、実行条件デコード部のデコード結果と汎用フラグによる条件とが合致しているか否か判定し合致していた場合に命令を実行することに決定する実行条件判定部とを備えたものである。

【0012】請求項2記載の発明に係る条件実行命令を有するマイクロプロセッサは、実行条件フィールドが、条件実行の判定に用いられる汎用フラグの全ての組み合わせを表現するビット数よりも少ないビット長を有し、実行条件デコード部が、そのようなビット長のエンコー20 ド値をデコードする構成になっているものである。

【0013】請求項3記載の発明に係る条件実行命令を有するマイクロプロセッサは、実行条件フィールドが、命令を実行することを示す汎用フラグの条件が設定された汎用レジスタ中のレジスタを指定する値を有するものであり、命令デコーダが、実行条件フィールドで指定されたレジスタを参照するレジスタ参照部と、レジスタ参照部が参照したレジスタに設定されている条件と汎用フラグによる条件とが合致しているか否か判定し合致していた場合に命令を実行することに決定する実行条件判定30 部とを備えたものである。

【0014】請求項4記載の発明に係る条件実行命令を有するマイクロプロセッサは、命令実行部が、複数の演算回路を有し、命令デコーダが、実行条件フィールド、命令選択条件フィールドおよび複数の演算フィールドを含む命令をデコードする構成であって、さらに、命令選択条件フィールドの設定値に応じて複数の演算フィールドによる操作を行うか否か定める実行制御部を有する構成になっているものである。

[0015]

40 【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態1.図1はこの発明の実施の一形態によるマイクロプロセッサの構成を示すプロック図である。このマイクロプロセッサは、32ビットの内部データバスを有する32ビットマイクロプロセッサである。図において、2は命令RAM6から64ビット幅のIDバスを介して入力した命令コードをデコードする処理を行う命令デコードユニット(命令デコーダ)、3はアドレス計算を行うメモリユニット(命令実行部)、4は論理演算や50シフト演算を行う整数演算ユニット(命令実行部)、5

は32ビット×64ワードの汎用レジスタ、7はデータ が格納されるデータRAMである。

【0016】命令デコードユニット2において、8,9 はそれぞれ命令コードをデコードするデコーダ、10はプロセッサの状態を示すプロセッサ状態語(Processor Status Word;以下、プロセッサ状態語をPSWという)である。命令デコードユニット2は、さらに、デコーダ8のデコード結果とPSW10の内容にもとづいて制御信号11を作成し、それをメモリユニット3に与える。また、命令デコードユニット2は、デコーダ9のデコード結果とPSW10の内容にもとづいて制御信号12を作成し、それを整数演算ユニット4に与える。

【0017】メモリユニット3において、13はジャン プや分岐を含まない命令を実行するとPC(プログラム カウンタ)値に8を加えて次に実行する命令に対するP C値を算出するとともに、ジャンプや分岐を含む命令の 実行時に分岐変位をPC値に加算したり、演算で指定さ れたアドレッシングモードに応じた計算を行ってジャン プ先の命令に対するP C値を計算するP C制御部であ る。また、PC制御部13は、計算したPC値を32ビ ット幅のIAバスを介して命令RAM6に送り、命令R AM6から命令コードを出力させる。14はオペランド となるデータのアクセスを制御するメモリ制御部であ る。メモリ制御部14は、32ビット幅のDAバスを介 してアドレスデータをデータRAM7に転送し命令実行 に必要なデータを64ビット幅のDDバスを介してアク セスする。15は汎用レジスタ5から32ビット幅のS 1バス、S2バス、S3バスを介して転送された最大3 ワードのデータを用いて算術論理演算を行い演算結果を 32ビット幅のD1バスを介して汎用レジスタ5に転送 するALU、16は汎用レジスタ5からS1バス、S2 バス、S3バスを介して転送されたデータを用いてシフ ト演算を行い演算結果をD1バスを介して汎用レジスタ 5に転送するシフタである。

【0018】メモリユニット3に対して、S1バス、S2バス、S3バス、S4バスを介して、32ビット長のデータを一時に4ワード転送することが可能である。従って、例えば、第1のレジスタの内容と第2のレジスタの内容との和でアドレッシングされるメモリの領域に第3のレジスタの内容をストアするとともに、第3のレジスタの内容をストアしたアドレスに所定値を加算して得られる値でアドレッシングされるメモリの領域に第4のレジスタの内容をストアする2ワードストア命令を実現することができる。また、メモリユニット3は、D1バ

コード:フォーマット

スおよびD2バスを介して、メモリユニット3内での2ワードの演算結果またはデータRAM7から転送された2ワードのデータを汎用レジスタ5に転送することができる。

【0019】整数演算ユニット4において、17は汎用レジスタ5から32ビット幅のS4バス、S5バス、S6バスを介して転送された最大3ワードのデータを用いて乗算を行い演算結果を32ビット幅のD2バス、D3バスを介して汎用レジスタ5に転送する乗算器、18は10乗算の結果を累積加算または累積減算して保持するアキュムレータである。アキュムレータとして、64ビットのものが2本ある。19は汎用レジスタ5からS4バス、S5バス、S6バスを介して転送された最大3ワードのデータを用いて算術論理演算を行い演算結果をD2バス、D3バスを介して汎用レジスタ5に転送するALU、20は汎用レジスタ5からS4バス、S5バス、S6バスを介して転送されたデータを用いてシフト演算を行い演算結果をD2バス、D3バスを介して汎用レジスタ5に転送するシフタである。

20 【0020】このマイクロプロセッサでは、汎用レジスタ5から、最大6種類のレジスタ値を読み出すことが可能であって、読み出されたデータは、それぞれ、S1バス、S2バス、S3バス、S4バス、S5バス、S6バスに出力される。また、汎用レジスタ5には、D1バス、D2バス、D3バスを介して最大3種類のレジスタ値を同時に書き込むことが可能である。

【0021】図2はこのマイクロプロセッサの命令フォーマットを示す説明図である。命令フォーマットとして、(a)に示すような1つの命令コードで2つの演算30 (operation)を指示する2演算命令のフォーマット101と、(b)に示すような1つの命令コードで1つの演算を指示する1演算命令のフォーマット102とがある。2演算命令のフォーマット101には、フィールド103およびフィールド104からなるフォーマットフィールドと、2つの演算フィールド106,107と、各演算フィールド106,107に付属する各実行条件フィールド105とがある。1演算命令のフォーマット102には、フィールド103およびフィールド104からなるフォーマットフィールドと、フィールド104のらなるフォーマットフィールドと、フィールド104のらなるフォーマットフィールドと、フィールド104の方とのよりに付属する実行条件フィールド105とがあって

【0022】フォーマットフィールドは、以下のような意味を示す。

実行の順番

	$operation_0$	operation_1
FM=00:2命令	第1	第1
01:2命令	第1	第2
10:2命令	第2	第1
11:1命令	第1	• • • • •

ここで、FMは、フィールド103およびフィールド104からなる2ビットの値である。

【0023】FM=00の場合、この命令は2演算命令 であることを示す。そして、演算フィールド106で指 示されたoperation_0の演算と演算フィールド107で 指示されたoperation_1の演算とが、デコード直後のク ロックサイクルで並列に実行される。operation_0の演 算はメモリユニット3で実行され、operation_1の演算 は整数演算ユニット4で実行される。FM=01の場 合、この命令は2演算命令であることを示す。そして、 operation 0の演算が、デコード直後のクロックサイク ルで実行され、operation 1の演算が、operation 0の 演算に対して、1クロックサイクル遅れて実行される。 FM=10の場合、この命令は2演算命令であることを 示す。そして、operation_1の演算が、デコード直後の クロックサイクルで実行され、operation_0の演算が、 operation_1の演算に対して、1クロックサイクル遅れ て実行される。FM=11の場合、この命令は1演算命 令であることを示す。そして、フィールド108,10 9,110からなる演算フィールドで指示された1つの 演算がデコード直後のクロックサイクルで実行される。 【0024】実行条件フィールド105は、以下のよう な意味を持つ。

コード: 実行条件

CC=000: 常時

001: F0= 裏 かつ F1= 無視

010: F0=偽 かつ F1=無視

011: F0=無視 かつ F1=真

100: F0=無視 かつ F1=偽

101: F0=真 かつ F1=真

110: F0=真 かつ F1=偽

111: 予約済

【0025】実行条件フィールド105は、マイクロプロセッサの実行コントロールフラグF0, F1の値に応じて、演算フィールド106, 107のoperation_0の演算やoperation_1の演算、およびフィールド108, 109, 110で構成される演算フィールドの演算が有効であるか無効であるか定める。実行コントロールフラグF0, F1については後で説明する。演算が有効であるとは、演算結果がレジスタ、メモリおよびフラグに反映され、その演算による動作の結果が残ることを意味する。演算が無効であるとは、演算結果がレジスタ、メモリおよびフラグに反映されず、あたかも無効演算(NOP)が実行されたかのような動作の結果が残ることを意味する。

【0026】実行条件フィールド105の値CC=000のときには、実行コントロールフラグF0, F1の値にかかわらず常に演算は有効である。CC=001のときには、実行コントロールフラグF0=真のときにのみ演算は有効である。実行コントロールフラグF1の状態

はいずれでもよい。CC=010のときには、実行コントロールフラグF0=偽のときにのみ演算は有効である。実行コントロールフラグF1の状態はいずれでもよい。CC=011のときには、実行コントロールフラグF1=真のときにのみ演算は有効である。実行コントロールフラグF0の状態はいずれでもよい。CC=100のときには、実行コントロールフラグF0のときには、実行コントロールフラグF0の状態はいずれでもよい。CC=101のときには、実行コントロールフラグF0年真かつF0年真かつF0年真かつトロールフラグF0年真かつF0年真かつトロールフラグF0年真かつF0年真かつときには、実行コントロールフラグF0年真かつF0年真かつときには、実行な有効である。00年前により、実行のときにのみ演算は有効である。00年11日のときの動作は未定義であり、ユーザは、00年11日となる命令を用いることはできない。

【0027】図3は演算フィールドの詳細な内容を示す 説明図である。フォーマット111~117は、それぞ れ28ビットで表現される短型の演算フィールド106 または演算フィールド107によるものである。フォー 20マット118,119は、フィールド108,109, 110で構成される長型の演算フィールドによるもので ある。

【0028】フォーマット111 (Short_M) は、演算内容を指定するフィールド120、レジスタ番号を指定する2つのフィールド121,122、レジスタ番号または6ビット長の即値を指定するフィールド123がレジスタ番号を示すのか即値を示すのかを指定するフィールド124で構成される。図3に示すように、フィールド124の値Xが30「00」、「01」または「11」であるときにはフィールド123がレジスタ番号を示していることを示し、「10」であるときには即値を示していることを示す。このフォーマット111は、レジスタ間接アドレッシングのメモリアクセス演算に用いられる。

【0029】フォーマット112 (Short_A) は、演算内容を指定するフィールド120、レジスタ番号を指定する2つのフィールド121,122、レジスタ番号または6ビット長の即値を指定するフィールド123がレジスタ番号を示すのかので指定するフィールド125で構成される。図3に示すように、フィールド125の値X,が「0」であるときにはフィールド123がレジスタ番号を示していることを示し、「1」であるときには即値を示していることを示す。このフォーマット112は、算術演算、論理演算、シフト演算およびビット演算に用いられる。

【0030】フォーマット113 (Short_B1) は、演算内容を指定するフィールド120およびレジス タ番号を指定するフィールド126で構成される。この 50 フォーマット113は、レジスタ指定によるジャンプ命

令および分岐命令に用いられる。フォーマット114 (Short_B2)は、演算内容を指定するフィールド120および18ビット長のディスプレイスメントのフィールド127で構成される。このフォーマット114は、ジャンプ命令および分岐命令に用いられる。

【0031】フォーマット115(Short_B3)は、演算内容を指定するフィールド120、レジスタ番号を指定するフィールド121、レジスタ番号または12ビット長の即値を指定するフィールド128、フィールド128がレジスタ番号を示すのか即値を示すのかを指定するフィールド129、およびゼロ判定にもとづいてフィールド121にもとづく条件ジャンプまたは条件分岐を行うか否か指定するフィールド130で構成される。このフォーマット115は、条件ジャンプ命令および条件分岐命令に使用される。

【0032】フォーマット116 (Short_D1) は、演算内容を指定するフィールド120、レジスタ番 号を指定するフィールド121、レジスタ番号または1 2ビット長の即値を指定するフィールド128、フィー ルド128がレジスタ番号を示すのか即値を示すのかを 指定するフィールド129で構成される。このフォーマ ット116は、条件ジャンプ命令、条件分岐命令および リピート命令に使用される。フォーマット117 (Sh ort D2)は、演算内容を指定するフィールド12 0、レジスタ番号または12ビット長の即値を指定する フィールド128、フィールド128がレジスタ番号を 示すのか即値を示すのかを指定するフィールド129、 遅延命令 (ディレイド命令) に関するフィールド131 で構成される。このフォーマット117は、ディレイド ジャンプ命令、ディレイド分岐命令およびリピート命令 に使用される。

【0033】フォーマット118 (Long1) は、演 算内容を指定するフィールド120、レジスタ番号を指 定する2つのフィールド121,122、32ビット長 の即値を指定するフィールド132で構成される。この フォーマット118は、複雑な算術演算、大きな即値を 用いる算術演算、大きなディスプレイスメント付きレジ スタ間接アドレッシングのメモリアクセス演算、大きな 変位の分岐演算および絶対番地へのジャンプ命令などに 使用される。フォーマット119 (Long2) は、演 算内容を指定するフィールド120、レジスタ番号を指 定する2つのフィールド121, 122、32ビット長 の即値を指定するフィールド132、およびゼロ判定に もとついてフィールド132にもとづく条件ジャンプま たは条件分岐を行うか否か指定するフィールド133で 構成される。このフォーマット119は、大きな分岐変 位を持つ条件ジャンプや条件分岐命令に使用される。

【0034】図4はマイクロプロセッサのレジスタ構成を示す説明図である。このマイクロプロセッサは、図4 (a)に示すような64本の32ビット長の汎用レジス

タ5、図4 (b) に示すような12本の制御レジスタ1 50、および図4(c)に示すような2本のアキュムレ ータ18を持つ。R0の汎用レジスタ140の内容は常 に0であり、そこへの書き込みは無視される。R62の 汎用レジスタは、サブルーチンからの戻り先アドレスが 設定されるリンクレジスタである。R63の汎用レジス タは、スタックポインタであり、PSW10のSMフィ ールドの値に応じてユーザスタックポインタ(SPU) または割り込みスタックポインタ (SPI) として動作 10 する。制御レジスタ150には、プログラムカウンタ1 51、PSW10、および各種の専用レジスタが含まれ る。図3に示すフォーマット112による演算では、6 4本の汎用レジスタ5のそれぞれを上位16ビットと下 位16ビットとに分けてアクセスできる。また、2本の アキュムレータ18を、上位32ビットと下位32ビッ トとに分けて別々にアクセスできる。

10

【0035】図5はPSW10の詳細内容を示す説明図 である。PSW10の上位16ビットには、スタックポ インタを切り替えるためのSMフィールド171、セル 20 フデバッグトラップ (SDBT) の検出を示すEAフィ ールド172、SDBTの許可を指定するDBフィール ド173、割り込み許可を指定するIEフィールド17 4、リピート動作の許可を指定するRPフィールド17 5、モジュロアドレッシングの許可を指定するMDフィ ールド176がある。下位16ビットはフラグフィール ド180である。フラグフィールド180には8個のフ ラグがあり、その中のF0フラグ181およびF1フラ グ182は演算の有効/無効を指定する。各フラグの値 は比較演算や算術演算の結果に応じて変化する。また、 30 フラグ初期化演算で初期化したり、フラグ値書き込み演 算で任意の値をフラグフィールド180に書き込むこと によって変化する。フラグフィールド180の内容は、 フラグ値読み出し演算によって読み出される。

【0036】各フラグは、以下のような意味を有する。

SM=0 : スタックモード 0→SPI を使用

SM=1 : スタックモード1→SPUを使用

EA=0:SDBTを未検出

EA=1 : SDBTを検出

DB=0 : SDBTを非許可

40 DB=1 : SDBTを許可

IE=0:割り込み非許可

IE=1:割り込み許可

RP=0:リピートブロック無効

RP=1:リピートブロック有効

MD=0 : モジュロアドレッシング無効

MD=1 : モジュロアドレッシング有効

F 0 : 汎用フラグ (実行コントロールフラグ)

F1 : 汎用フラグ(実行コントロールフラグ)

F2 : 汎用フラグ

50 F3 : 汎用フラグ

: 飽和演算フラグ

12 【0037】以下、このマイクロプロセッサの命令一覧

:オーバーフローフラグ

F6(VA):累積オーバーフローフラグ

A. マイクロプロセッサ機能に関する命令

F7 (C)

F4 (S)

F5 (V)

:キャリー/ボローフラグ

A-1. ロード/ストア命令

LDB

: Load one byte to a register with sign extension

[1バイトロード(符号拡張あり)]

LDBU

: Load one byte to a register with zero extension

[1バイトロード(ゼロ拡張あり)]

LDH

: Load one half-word to a register with sign extension

[1ハーフワードロード(符号拡張あり)]

LDHH

: Load one half-word to a register high

[1ハーフワードロード(レジスタ上位へ)]

LDHU

: Load one half-word to a register with zero extension

[1ハーフワードロード(ゼロ拡張あり)]

LDW

: Load one word to a register

[1ワードロード]

LD2W

: Load two words to registers

[2ワードロード]

LD4BH

: Load four bytes to four half-words in two registers

with sign extension

[4バイトロード(2レジスタへ、符号拡張あり)]

LD4BHU

: Load four bytes to four half-words in two registers

with zero extension

[4バイトロード(2レジスタへ、ゼロ拡張あり)]

LD2H : Load two half-words to two words in two registers

with sign extension [2ハーフワードロード (2レジスタへ、符号拡張あり)]

STB

: Store one byte from a register

[1バイトストア]

STH

: Store one half-word from a register

[1ハーフワードストア]

STHH

: Store one half-word from a register high

[1ハーフワードストア(レジスタ上位から)]

STW

: Store one word from a register

[1ワードストア]

ST2W

: Store two words from registers

[2ワードストア]

ST4HB

: Store four bytes from four half-words

from two registrers

[4バイトストア(2レジスタの4ハーフワードから)]

ST2H

: Store two half-words from two registrers

[2ハーフワードストア(2レジスタから)]

MODDEC

: Decrement a register value by a 5-bits immediate value

[即値5ビットのデクリメント]

MODINC

: Increment a register value by a 5-bits immediate value

[即値5ビットのインクリメント]

[0038]

A-2. 転送命令

MVFSYS

: Move a control register to a general purpose register

13

[制御レジスタから汎用レジスタへ]

MVTSYS : Move a general purpose register to a control register

[汎用レジスタから制御レジスタへ]

MVFACC : Move a word from an accumulator

[アキュムレータからの1ワード転送]

MVTACC : Move two general purpose registers to an accumulator

[2汎用レジスタ内容のアキュムレータへの転送]

[0039]

A-3. 比較命令

CMPcc : Compare [比較]

cc=EQ(等しい), NE(不等), GT(より大),

GE (以上), LT (未満), LE (以下),

PS (ともに正), NG (ともに負)

CMPUcc : Compare unsigned [比較 (符号なし)]

cc=GT, GE, LT, LE

【0040】A-4. 最大值/最小值命令

[0041]

reserved [予約済]

A-5. 算術演算命令

ABS : Absolute [絶対値をとる]

ADD : Add [加算]

ADDC : Add with carry [加算 (キャリー付き)] ADDHppp: Add half-word [ハーフワード加算]

> ppp=LLL (レジスタ下位、レジスタ下位、レジスタ下 位), LLH (レジスタ下位、レジスタ下位、レジ

> > スタ上位), LHL, LHH, HLL, HLH, H

HL, HHH

ADDS : Add register Rb with the sign of the third operand

[レジスタRbに符号を付ける]

ADDS2H : Add sign to two half-words

[2ハーフワードに符号を付ける]

ADD2H : Add two pairs of half-words

[2ハーフワード同士の加算]

AVG : Average with rounding towards positive infinity

[平均をとる]

AVG2H : Average two pairs of half-words rounding

towards positive infinity

[2ハーフワードそれぞれの平均をとる]

JOINpp : Join two half-words [2ハーフワードの結合]

pp=LL, LH, HL, HH

SUB : Subtract [減算]

SUBB : Subtract with borrow [ボロー付き減算]

SUBHppp:Subtract half-word [ハーフワードの減算]

ppp=LLL, LLH, LHL, LHH, HLL,

HLH, HHL, HHH

SUB2H : Subtract two pairs of half-words

[2つのハーフワードの減算]

[0042]

A-6. 論理演算命令

AND : logical AND [論理積]

OR : logical OR [論理和]

```
16
                  15
              NOT
                         :logical NOT [反転]
              XOR
                         :logical exclusive OR [排他的論理和]
                         :logical AND flags [フラグの論理積]
               ANDFG
              ORFG
                         :logical OR flags [フラグの論理和]
              NOTFG
                         :logical NOT a flag [フラグの反転]
              XORFG
                         :logical exclusive OR flags [フラグの排他的論理和]
[0043]
             A-7.シフト演算命令
               SRA
                         : Shift right arithmetic [算術右シフト]
               SRA2H
                         : Shift right arithmetic two half-words
                         [2つのハーフワードの算術右シフト]
               SRC
                         : Shift right concatenated registers
                         [レジスタ連鎖右シフト]
               SRL
                         : Shift right logical [論理右シフト]
               SRL2H
                         : Shift right logical two half-words
                         [2つのハーフワードの論理右シフト]
              ROT
                         : Rotate right 「右回転 ]
              ROT2H
                         : Rotate right two half-words
                         [2つのハーフワードの右回転]
【0044】A-8. ビット操作命令
                                     20 BSET
                                                   :Set a bit [ビットセット]
BCLR
          :Clear a bit [ビットクリア]
                                        BTST
                                                   :Test a bit [ビットテスト]
BNOT
          : Invert a bit [ビット反転]
                                         [0045]
             A-9. 分岐命令
              BRA
                         : Branch 「分岐 ]
              BRATZR : Branch if zero [ゼロなら分岐]
              BRATNZ
                         :Branch if not zero [ゼロでないなら分岐]
              BSR
                         : Branch to subroutine [サブルーチンへ分岐]
              BSRTZR
                         : Branch to subroutine if zero
                         [ゼロならサブルーチンへ分岐]
              BSRTNZ
                         : Branch to subroutine if not zero
                         「ゼロでないならサブルーチンへ分岐〕
               JMP
                         : Jump 「無条件ジャンプ]
                         : Jump if zero [ゼロならジャンプ]
               JMPTZR
               JMPTNZ
                         : Jump if not zero [ゼロでないならジャンプ]
               JSR
                         : Jump to subroutine [サブルーチンへジャンプ]
               JSRTZR
                        :Jump to subroutine if zero
                         [ゼロならサブルーチンへジャンプ]
                         :Jump to subroutine if
               JSRTNZ
             ero
                         [ゼロでないならサブルーチンへジャンプ]
                         : No Operation [無操作]
              NOP
[ディレイド分岐、ジャンプ命令に関する命令]
                                        DJMP
DBRA
                                        DJMPI
DBRAI
                                        DJSR
DBSR
                                        DJSRI
DBSRI
                                         [0046]
             A-10. OS関連命令
               TRAP
                         : Trap [トラップ]
              REIT
                         : Return from exception, interrupts and traps
```

[例外、割り込み、トラップからのリターン]

【0047】B. DSP機能に関する命令

B-1. 算術操作命令

MUL: Multiply [乗算]

MULX : Multiply with extended precision [倍精度乗算]

MULXS : Multiply and shift to the right by one

with extended precision

[倍精度乗算および1ビット右シフト]

MULX2H : Multiply two pairs of half-words

with extended precision

[2ハーフワードずつの倍精度乗算]

MULHXpp: Multiply two half-words with extended precision

pp=LL, LH, HL, HH [2ハーフワードの倍精度乗算]

MUL2H : Multiply two pairs of half-words

[2ハーフワードずつの乗算]

MACa : Multiply and add [積和演算]

a(アキュムレータ指定)=0,1

MACSa: Multiply, shift to the right by one and add

a=0, 1

[1ビット右シフト付き積和演算]

MSUBa : Multiply and subtract [積和 (減算) 演算]

a = 0, 1

MSUBSa : Multiply, shift to the right by one and subtract

a = 0, 1

[1ビット右シフト付き積和(減算)演算]

[飽和演算に関する命令]

SATZ SATZ2H SAT2H

[0048]

SATHH SATHL

SAT

B-2. リピート命令

REPEAT : Repeat a block of instructions

[命令ブロックの繰り返し]

REPEATI: Repeat a block of instructions immediate

[命令ブロックの繰り返し(即値指定)]

【0049】図6はマイクロプロセッサの並列2命令実 行時のパイプライン動作を示す説明図である。この動作 は、命令のフォーマットフィールドの値FM=00のと きに実行される。パイプライン190,195は、命令 フェッチステージ191、デコード/アドレス演算ステ ージ192、実行/メモリアクセスステージ193、お よびライトバックステージ194で構成される。並列2 命令実行時には、メモリユニット3での実行と整数演算 ユニット4での実行とが並列に行われる。図7はマイク ロプロセッサのシーケンシャル命令実行時のパイプライ ン動作を示す説明図である。この動作は、命令のフォー マットフィールドの値FM=01,10,11のときに 実行される。パイプライン200は、命令フェッチステ ージ、デコード/アドレス演算ステージ、実行/メモリ アクセスステージ、およびライトバックステージで構成 されるが、この場合には、メモリユニット3での実行と

整数演算ユニット4での実行とのうちのいずれかが、一 時に実行される。

【0050】図8は条件実行を用いるプログラムの一例を示す説明図である。図において、命令i1, i2による命令群B0は、フラグの状態によらず常に実行される。命令i1によって、レジスタr1の値に「1」加算した値がレジスタr3に格納される。そして、命令i2によって、レジスタr3とr4の内容が比較され、一致していれば実行コントロールフラグF0がセットされる。命令i3, i4による命令群B1は、実行コントロールフラグF0=1のときに実行される。命令群B1が実行されると、命令i3によって、レジスタr3の値との和が示すメモリアドレスから1ワードのデータがレジスタr6にロードされる。命令i4によって、レジスタr5とr6の内容が比較され、一

る。命令i6,i7による命令群B3は、実行コントロールフラグF0=1かつF1=1のときに実行される。【0051】命令i5による命令群B2は、実行コントロールフラグF0=0のときに実行される。また、命令i8による命令群B4は、実行コントロールフラグF0=1かつF1=0のときに実行される。命令i1 \sim i8が順次記述されたプログラムがあった場合に、実行コントロールフラグF0,F1の値に応じて、図Bにおいて矢印で示すようにプログラムが実行される。

【0052】図9は命令デコードユニット2aにおいて条件実行を行うための構成を示すブロック図である。図において、401は命令における実行条件フィールド105をデコードする実行条件デコード部、402はデコードされた値CCと実行コントロールフラグF0,F1とを比較する実行条件判定部、403は実行条件判定部402の比較結果に応じて命令の実行を制御する実行制御部である。その他のものは、図1に示すものと同じものである。

【0053】次に動作について説明する。図8に示す命 令i1,i2において、命令の実行条件フィールド10 5には、「000」が設定されている。実行条件デコー ド部401は、命令における実行条件フィールド105 を抽出する。そして、抽出した3ビットの値CCを、例 えば、実行コントロールフラグF0に対応するデータと 実行コントロールフラグF1に対応するデータとにデコ ードする。3ビットの値CCが「000」であった場合 には、既に説明したように、そのコードは命令を常時実 行することを示している。そこで、実行コントロールフ ラグF0を無視することを示すデータと実行コントロー ルフラグF1を無視することを示すデータとを出力す る。実行条件判定部402は、それらのデータと実行コ ントロールフラグF0、F1とを比較する。この場合に は、実行コントロールフラグF0、F1は無視されるの で、実行条件判定部402は、実行制御部403に対し て、その命令を実行するように指示を出す。実行制御部 403は、その指示に応じて、制御信号11,12をメ モリユニット3または整数演算ユニット4に出力する。 【0054】例えば、命令群B3の命令i6, i7にお いて、実行条件フィールド105には、「101」が設 定されている。実行条件デコード部401は、3ビット の値CCを実行コントロールフラグFOに対応するデー タと実行コントロールフラグF1に対応するデータとに デコードする。既に説明したように、そのコードは実行 コントロールフラグF0=真で実行コントロールフラグ F1=真のときに命令を実行することを示している。こ こでは、真=1とする。実行条件デコード部401は、 実行条件として、実行コントロールフラグF0=1を示 すデータと実行コントロールフラグF1=1を示すデー タとを出力する。実行条件判定部402は、それらのデ ータと実行コントロールフラグF0, F1とを比較す

る。そして、実際に実行コントロールフラグF0=1かつ実行コントロールフラグF1=1であったときには、実行制御部403に対して、その命令を実行するように指示を出す。

【0055】図10は実行コントロールフラグをF0,F1,F2の3個とした場合の実行条件を示す説明図である。図に示すように、3 の条件が考えられうる。全ての条件の指定を可能にするには、デコードされた値 CCとして5ビット必要である。すなわち、命令におけ 3 を実行条件フィールド105は5ビット長となる。例えば、3 に、3 に、3 に、3 に、3 に、4 に 4

【0056】この場合にも、実行条件デコード部401は、命令における実行条件フィールド105を抽出する。そして、抽出した5ビットの値CCを、例えば、実行コントロールフラグF0に対応するデータおよび実行コントロールフラグF1に対応するデータおよび実行コントロールフラグF2に対応するデータにデコードする。実20行条件判定部402は、それらのデータと実行コントロールフラグF0,F1,F2を比較し、それらのデータと実際の実行コントロールフラグF0,F1,F2の状態とが一致したときに、実行制御部403に対して、その命令を実行するように指示を出す。

【0057】以上のように、実行条件フィールド105は、条件実行のための条件をエンコードして保持している。従って、3つの実行コントロールフラグF0,F1,F2のすべての組み合わせに対応した条件を5ビットの実行条件フィールド105で指定できる。図17に30示す従来の例では、3°個の条件を指定するのに6ビットの実行条件フィールド301が必要であったが、この実施の形態によれば、1ビット少ない実行条件フィールド105で同様の条件実行を実現できる。よって、演算フィールドに割り当てられるビット数を増加でき、マイクロプロセッサで提供できる命令数を増やすことができる。

【0058】実行コントロールフラグF0, F1の数が2個の場合に、条件(真、偽、無視)の組み合わせは実は3² = 9である。図2に示された命令フォーマットの 説明において、3ビットの実行条件フィールド105を示したが、9個の条件を全て実現しようとすると、実は4ビットの実行条件フィールド105が必要である。しかし、実行条件フィールド105のビット長を長くして全ての条件をユーザに提供することよりも、条件を制限して実行条件フィールド105のビット長を短くし、その結果、演算フィールドに割り当てられるビット数を増加する方が、ユーザにとって便利であることも考えられる。

【0059】そこで、既に説明したように、実行コント 50 ロールフラグF0, F1の数が2個の場合でも、3ビッ

トの実行条件フィールド105を定義した。図11における実線で示された各組み合わせは、全組み合わせ9個のうち、破線で示された代用可能な組み合わせを除いた7種類である。ユーザは、破線で示された実行コントロールフラグF0=偽、F1=偽の条件を、他の条件、例えば、実行コントロールフラグF0=真、F1=偽の条件、および実行コントロールフラグF0=真、F1=偽の条件、および実行コントロールフラグF0=真、F1=合の条件、および実行コントロールフラグF0=真、F1=の条件で代用することになる。図2に示された命令フォーマットの説明において示された7種類の条件は、以上のような考え方にもとづいて定義されたものである。

【0060】以上のように、実行条件の種類を制限すれば、演算フィールドに割り当てられるビット数をさらに増加することができる。

【0061】実施の形態2.図12はこの発明の実施の 形態2によるマイクロプロセッサにおける命令デコード ユニット2bにおいて条件実行を行うための構成を示す プロック図である。図において、404は命令中の3ビットの実行条件フィールド105の値にもとづいて該当 レジスタを参照するレジスタ参照部、406は参照され たレジスタの設定にもとづいて実行条件を判定する実行 条件判定部である。その他のものは図9に示したものと 同じものである。

【0062】次に動作について説明する。この場合、命令中の実行条件フィールド105は、以下のような意味を持つ。

コード: 実行条件

CC=000: 常時

001: R1で指定

010: R2で指定

011: R3で指定

100: R4で指定

101: R5で指定

110: R6で指定

111: 予約済

すなわち、実行条件フィールド105は、汎用レジスタ 5を用いて間接的に実行条件を指定する。

【0063】図13はフラグの組み合わせ条件を指定するレジスタ240の内容を示す説明図である。レジスタ240中の各ビットによる実行条件は、図18に示された条件と同じである。この場合、Cv0ビット241, Cd0ビット242は、実行コントロールフラグF0との比較に用いられるビットである。Cv1ビット243, Cd1ビット244は、実行コントロールフラグF1との比較に用いられるビットである。Cv2ビット245, Cd2ビ

ット246は、実行コントロールフラグF2との比較に 用いられるビットである。

22

【0064】例えば、実行条件フィールド105に設定された値CC=「001」の場合には、レジスタ参照部404は、レジスタR1のCv0ビット241, Cd0ビット242, Cv1ビット243, Cd1ビット244, Cv2ビット245, Cd2ビット246を入力する。そして、それを実行条件判定部406に出力する。実行条件判定部406は、Cv0ビット241およびCd0ビット242による意味、Cv1ビット243およびCd2ビット246による意味、Cv2ビット245およびCd2ビット246による意味を、それぞれ、実行コントロールフラグF0の状態、実行コントロールフラグF1の状態、実行コントロールフラグF2の状態と比較する。各意味と各状態とが全て一致していたら、実行条件判定部406は、実行制御部403に対して、その命令を実行するように指示を出す。

【0065】以上のように、この実施の形態2によれば、実行条件フィールド105に設定されたレジスタを20指定する値に応じて該当レジスタを参照し、レジスタに設定されている値に応じて条件実行するので、やはり、実行条件フィールド105のビット数を低減することができ、演算フィールドに割り当てられるビット数を増加することができる。

【0066】実施の形態3.図14はこの発明の実施の 形態3によるマイクロプロセッサにおける2演算命令の フォーマットを示す説明図である。図に示すように、こ のフォーマット250には、フィールド103とフィー ルド104とからなるフォーマットフィールド、2つの 30演算フィールド106,107、1つの実行条件フィー ルド105、および1つの命令選択条件フィールド25 1がある。図15は実施の形態3によるマイクロプロセ ッサにおける命令デコードユニット2cにおいて条件実 行を行うための構成を示すブロック図である。図におい て、405は命令選択条件フィールド251の内容と実 行条件判定部402からの指示とに応じて命令の実行を 制御する実行制御部である。その他のものは図9に示さ れたものと同じものである。

【0067】次に動作について説明する。図14に示す40 フォーマット250における命令選択条件フィールド251は、演算フィールド106によるoperation_0を実行するか演算フィールド107によるoperation_1を実行するか選択するための1ビットのSビットを含む。Sビットは、以下のように用いられる。

CCによる条件不成立のとき: Sビット無視 (operation_0 もoperation_1 も 実行しない)

CCによる条件成立のとき : Sビット=0ならばoperation 0、operation

1ともに実行する

Sビット=1ならばoperation_0を実行し、operation_1を実行しない

【0068】実行条件デコード部401および実行条件判定部402は、実施の形態1の場合と同様に動作する。そして、実行条件フィールド105の値CCによる条件が成立した場合には、実行制御部405に対して、命令を実行するに指示を与える。実行制御部405は、その指示を受けると、Sビットの判定を行う。そして、Sビット=0ならば、メモリユニット3および整数演算ユニット4に制御信号11,12を出力する。Sビット=1ならば、メモリユニット3に制御信号11を出力する。

【0069】この実施の形態3によれば、命令選択条件フィールド251によって、operation_0の実行およびoperation_1の実行を制御することができる。すなわち、2演算命令において、2つの演算を条件付きで実行することができる。なお、この実施の形態3では、実施の形態1に対してSビットの判定処理が追加されたものを示したが、実施の形態2に対してSビットの判定処理を追加してもよい。

[0070]

【発明の効果】以上のように、請求項1記載の発明によれば、条件実行命令を有するマイクロプロセッサを、実行条件フィールドの値のデコード結果と汎用フラグによる条件とが合致しているか否か判定し、合致していた場合に命令を実行するように構成したので、実行条件フィールドに割り当てられるビット長を短くでき、その結果、演算フィールドに割り当てられるビット数を増加でき、マイクロプロセッサにおいて提供できる命令数を増やすことができる効果がある。

【0071】請求項2記載の発明によれば、条件実行命令を有するマイクロプロセッサを、実行条件フィールドが条件実行の判定に用いられる汎用フラグの全ての組み合わせを表現するビット数よりも少ないビット長を有し、実行条件デコード部がそのようなビット長のエンコード値をデコードするように構成したので、実行条件フィールドに割り当てられるビット長をさらに短くできる効果がある。

【0072】請求項3記載の発明によれば、条件実行命令を有するマイクロプロセッサを、実行条件フィールドで指定されたレジスタに設定されている条件と汎用フラグによる条件とが合致しているか否か判定し、合致していた場合に命令を実行するように構成したので、実行条件フィールドに割り当てられるビット長を短くでき、その結果、演算フィールドに割り当てられるビット数を増加でき、マイクロプロセッサにおいて提供できる命令数を増やすことができる効果がある。

【0073】請求項4記載の発明によれば、条件実行命令を有するマイクロプロセッサを、命令中の命令選択条件フィールドの設定値に応じて複数の演算フィールドに

よる操作を行うか否か定めるように構成したので、2演 算命令において、2つの演算を条件付きで実行すること ができる効果がある。

【図面の簡単な説明】

【図1】 この発明の実施の一形態によるマイクロプロセッサの構成を示すブロック図である。

【図2】 マイクロプロセッサの命令フォーマットを示 10 す説明図である。

【図3】 演算フィールドの詳細な内容を示す説明図である。

【図4】 マイクロプロセッサのレジスタ構成を示す説明図である。

【図5】 PSWの詳細内容を示す説明図である。

【図6】 マイクロプロセッサの並列2命令実行時のパイプライン動作を示す説明図である。

【図7】 マイクロプロセッサのシーケンシャル命令実行時のパイプライン動作を示す説明図である。

20 【図8】 条件実行を用いるプログラムの一例を示す説明図である。

【図9】 この発明の実施の形態1における命令デコードユニットにおいて条件実行を行うための構成を示すブロック図である。

【図10】 実行コントロールフラグを3個とした場合の実行条件を示す説明図である。

【図11】 実行コントロールフラグが2個の場合の実行条件の設定の仕方を示す説明図である。

【図12】 この発明の実施の形態2における命令デコ 30 ードユニットにおいて条件実行を行うための構成を示す ブロック図である。

【図13】 フラグの組み合わせ条件を指定するレジスタの内容を示す説明図である。

【図14】 この発明の実施の形態3によるマイクロプロセッサにおける2演算命令のフォーマットを示す説明図である。

【図15】 この発明の実施の形態3における命令デコードユニットにおいて条件実行を行うための構成を示すブロック図である。

40 【図16】 従来のRISCマイクロプロセッサの命令 フォーマットの一例を示す説明図である。

【図17】 従来の他のマイクロプロセッサの命令フォーマットを示す説明図である。

【図18】 Cv ビットおよびCd ビットとそれらが表す意味との関係を示す説明図である。

【符号の説明】


2 命令デコードユニット (命令デコーダ)、3 メモリユニット (命令実行部)、4 整数演算ユニット (命令実行部)、150 制御レジスタ、401実行条件デ

50 コード部、402,406 実行条件判定部、404

25 レジスタ参照部、405 実行制御部。


【図1】

【図18】




2:命令デコードユニット(命令デコーダ) 3:メモリユニット(命令実行部) 4:整数演算ユニット(命令実行部)







【図5】




[図16]







【図6】




【図7】



【図4】



【図8】



【図10】

ĊC	F0	P }	F2	cc ·	FO	Fl	F2	CC	F0	Fi	F2
00000	真	真	真	01001	(A)	真	真	10010	無視	実	真
10000	真	X	偽	01010	(A)	真	(2)	10011	無視	英	偽
00010	真	真	無視	01011	4	真	無視	10100	無視	裏	無視
00011	英	(4)	Ą	01100	偽	偽	其	10101	無視	(Ab	翼
00100	英	偽	(4)	01101	(2)	(A)	(2)	10110	無視	(A)	僔
00101	英	偽	無視	01110	4	(4)	無視	10111	無視	(4)	無視
00110	其	無視	真	01111	偽	無視	真	11000	無視	無視	其
00111	英	無視	(3)	10000	(4)	無視	4	11001	無視	無視	偽
01000	Ą	無視	無視	10001	(A)	無視	無視	11010	無视	無視	無視

